Classement

Furrtek a déjà fait un très gros taf pour la conversion FPGA/Verilog des différents composants logiques de la neo: neogeodev / NeoGeoFPGA-sim Notamment le NEO-273 et la version distribuée pour la puce de remplacement pour le PCM Pour le NEO-ZMC, il a commencé à regarder. Pour le NEO-273, ce sont juste des bascules avec 2 horloges pour gérer les adresses de roms C (pck1b) et de la S (pck2b). Les LS74 (CHA256) et LS174 (CHA512) sont aussi des bascules gérées par pck1b. Donc assez simples à transcrire en verilog. Le LS139 aussi. Dans un premier temps, il faut que je détermine le nombre de pins nécessaires pour les I/O, notamment pour celles associées aux jumpers pour configurer la carte, afin de déterminer le CPLD le plus adapté. Cela permettrait de déjà router la carte en prévoyant un port JTAG pour (re)programmer le CPLD une fois monté pour faire des tests.